发明名称 |
一种基于FPGA可编程逻辑门阵列的多核处理器系统 |
摘要 |
一种基于FPGA可编程逻辑门阵列的多核处理器系统,属于半导体芯片技术领域。包括FPGA芯片和外围电路芯片,他们通过板间互联总线连接;FPGA芯片包括SDRAM控制器二等,SDRAM控制器二与其他部分通过I/O总线互联;处理器通过资源网络接口与路由器连接;网络控制器与I/O总线连接;路由器通过片内互联总线进行互联,并于PFGA芯片内进行网络拓扑结构拓展;相邻FPGA芯片的路由器通过板间互联总线连接;外围电路芯片包括SD卡等,SD卡通过数据线与SD卡控制器连接;SDRAM控制器一通过数据线与SDRAM控制器连接;网络控制器与I/O总线连接。本发明结构简单,处理效率高有着很好的推广应用前景。 |
申请公布号 |
CN103955444A |
申请公布日期 |
2014.07.30 |
申请号 |
CN201410155144.4 |
申请日期 |
2014.04.17 |
申请人 |
长春理工大学 |
发明人 |
才华;吴剑飞;杨勇;曲福恒;韩太林;刘俊杰 |
分类号 |
G06F15/16(2006.01)I;G06F13/40(2006.01)I |
主分类号 |
G06F15/16(2006.01)I |
代理机构 |
长春市吉利专利事务所 22206 |
代理人 |
李晓莉 |
主权项 |
一种基于FPGA可编程逻辑门阵列的多核处理器系统,其特征是:包括FPGA芯片(21)和外围电路芯片(22),所述FPGA芯片(21)和外围电路芯片(22)通过板间互联总线(10)连接;所述FPGA芯片(21)包括SDRAM控制器二(4)、处理器(5a)、监听器(5b)、网络控制器(6)、资源网络接口(7)、路由器(8)、片内互联总线(9)、板间互联总线(10)、SD卡控制器(11)、I/O总线(12),所述SDRAM控制器二(4)、处理器(5a)、监听器(5b)、网络控制器(6)、资源网络接口(7)、SD卡控制器(11)通过I/O总线(12)互联;所述处理器(5a)通过资源网络接口(7)与路由器(8)连接;所述网络控制器(6)与I/O总线(12)连接;所述路由器(8)通过片内互联总线(9)进行互联,并于PFGA芯片(21)内进行网络拓扑结构拓展;所述相邻的FPGA芯片(21)的路由器(8)通过板间互联总线(10)连接;所述外围电路芯片(22)包括SD卡(1)、SDRAM控制器一(2)、网络控制器(6),所述SD卡(1)通过数据线与SD卡控制器(11)连接;所述SDRAM控制器一(2)通过数据线与SDRAM控制器(4)连接;所述网络控制器(6)与I/O总线(12)连接。 |
地址 |
130022 吉林省长春市长春理工大学电信学院卫星路7089号 |