| 发明名称 | 具有非易失性逻辑阵列备份相关应用的处理装置 | ||
| 摘要 | 一种处理装置(100)，使用多个易失性存储元件(120)操作。多个易失性存储元件(120)的N组的每组的M个易失性存储元件通过使用多路复用器(212)被连接到多个非易失性逻辑元件阵列中的N乘M大小的非易失性逻辑元件阵列(110)。多路复用器(212)连接N组中的一组到N乘M大小的非易失性逻辑元件阵列(110)以一次将来自M个易失性存储元件(120)的数据存储到N乘M大小的非易失性逻辑元件阵列(110)的一行中，或者一次将来自N乘M大小的非易失性逻辑元件阵列(110)的一行的数据写入到M个易失性存储元件(120)。相应的非易失性逻辑控制器(106)控制多路复用器(212)关于易失性存储元件(120)和非易失性存储元件(110)之间的连接的操作。 | ||
| 申请公布号 | CN103956185A | 申请公布日期 | 2014.07.30 |
| 申请号 | CN201310532311.8 | 申请日期 | 2013.09.10 |
| 申请人 | 德克萨斯仪器股份有限公司 | 发明人 | S·C·巴特林;S·卡纳 |
| 分类号 | G11C16/06(2006.01)I;H03K19/0175(2006.01)I | 主分类号 | G11C16/06(2006.01)I |
| 代理机构 | 北京纪凯知识产权代理有限公司 11245 | 代理人 | 赵蓉民 |
| 主权项 | 一种提供基于非易失性逻辑计算的计算装置设备，该设备包括：多个非易失性逻辑元件阵列；多个易失性存储元件阵列；至少一个非易失性逻辑控制器，其被配置以控制所述多个非易失性逻辑元件阵列存储由所述多个易失性存储元件阵列中的相应易失性存储元件阵列表示的机器状态，以及从所述多个非易失性逻辑元件阵列中读取存储的机器状态到所述多个易失性存储元件中的相应易失性存储元件；多路复用器，其被连接以将所述易失性存储元件阵列中单独易失性存储元件阵列不同地连接到所述非易失性逻辑元件阵列中的一个或更多相应的单独非易失性逻辑元件阵列。 | ||
| 地址 | 美国德克萨斯州 | ||