发明名称 一种功率半导体芯片测试用覆铜陶瓷基板
摘要 一种功率半导体芯片测试用覆铜陶瓷基板,自上而下依次为:上铜层(0101)、陶瓷层(0102)、下铜层(0103)。上铜层(0101)刻蚀有正电极区(0201)、公共电极区(0202)、负电极区(0203)、第一门极区(0204)、第二门极区(0205),以及门极桥接区(0206),六个电路区域之间有绝缘沟道(0209)。第一门极区(0204)位于上铜层(0101)的左端,第一门极区(0204)的上方和右方为正电极区(0201),第一门极区(0204)的下方为公共电极区(0202)。公共电极区(0202)的右侧为负电极区(0203)。负电极区(0203)的左侧及下方为公共电极区(0202),右侧为第二门极区(0205)。门极桥接区(0206)位于负电极区(0203)内部,并且,门极桥接区(0206)位于覆铜陶瓷基板(01)的横轴中心线上。
申请公布号 CN103954804A 申请公布日期 2014.07.30
申请号 CN201410142703.8 申请日期 2014.04.10
申请人 中国科学院电工研究所 发明人 张瑾;仇志杰;温旭辉
分类号 G01R1/04(2006.01)I 主分类号 G01R1/04(2006.01)I
代理机构 北京科迪生专利代理有限责任公司 11251 代理人 关玲
主权项 一种功率半导体芯片测试用覆铜陶瓷基板,其特征在于,所述的覆铜陶瓷基板由三层结构组成,自上而下依次为:上铜层(0101)、陶瓷层(0102)、下铜层(0103);上铜层(0101)的下方为陶瓷层(0102),陶瓷层(0102)的作用是实现上铜层(0101)与下铜层(0103)的电气绝缘;陶瓷层(0102)的下方为下铜层(0103),下铜层(0103)的作用是固定覆铜陶瓷基板;所述的上铜层(0101)刻蚀有电路图六个独立的电路区域:正电极区(0201)、公共电极区(0202)、负电极区(0203)、第一门极区(0204)、第二门极区(0205),以及门极桥接区(0206);所述六个电路区域之间均刻蚀有绝缘沟道(0209);所述的第一门极区(0204)位于上铜层(0101)的最左端,第一门极区(0204)的上方和右方为正电极区(0201),第一门极区(0204)的下方为公共电极区(0202);公共电极区(0202)的左侧为正电极区(0201),公共电极区(0202)的右侧为负电极区(0203);负电极区(0203)的左侧及下方为公共电极区(0202),右侧为第二门极区(0205);所述的门极桥接区(0206)位于负电极区(0203)内部,并且,门极桥接区(0206)位于覆铜陶瓷基板(01)的横轴中心线上。
地址 100190 北京市海淀区中关村北二条6号