发明名称 相变存储器沟槽隔离结构的制作方法
摘要 一种相变存储器沟槽隔离结构的制作方法,包括:提供半导体衬底,所述半导体衬底依次包含有阱区、外延层、衬垫氧化层与第一硬掩模层;图形化第一硬掩模层,以第一硬掩模层为掩膜,刻蚀衬垫氧化层与外延层以形成浅沟槽开口,所述浅沟槽开口的深度至少超过外延层底部;在半导体衬底上形成沟槽介电材料,所述沟槽介电材料填满浅沟槽开口并覆盖第一硬掩模层;平坦化半导体衬底表面,移除第一硬掩模层;在半导体衬底上依次形成第二硬掩模层与第三硬掩模层;部分刻蚀第三硬掩模层、第二硬掩模层、外延层及浅沟槽隔离区以形成深沟槽开口,所述深沟槽开口与浅沟槽开口的延展方向相垂直;移除第三硬掩模层;在深沟槽开口中填充介电材料以形成深沟槽隔离区。
申请公布号 CN102446806B 申请公布日期 2014.07.30
申请号 CN201010508926.3 申请日期 2010.10.13
申请人 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司 发明人 李凡;洪中山
分类号 H01L21/762(2006.01)I;H01L45/00(2006.01)I 主分类号 H01L21/762(2006.01)I
代理机构 北京集佳知识产权代理有限公司 11227 代理人 骆苏华
主权项 一种相变存储器沟槽隔离结构的制作方法,其特征在于,包括:提供半导体衬底,所述半导体衬底依次包含有阱区、外延层、衬垫氧化层与第一硬掩模层;图形化所述第一硬掩模层,以所述第一硬掩模层为掩膜,刻蚀所述衬垫氧化层与外延层以形成浅沟槽开口,所述浅沟槽开口的深度至少超过外延层底部;在所述半导体衬底上形成沟槽介电材料,所述沟槽介电材料填满浅沟槽开口以形成条状的浅沟槽隔离区并覆盖第一硬掩模层;平坦化所述半导体衬底表面,移除第一硬掩模层;在所述半导体衬底上依次形成第二硬掩模层与第三硬掩模层;部分刻蚀所述第三硬掩模层、第二硬掩模层、外延层及浅沟槽隔离区以形成深沟槽开口,所述深沟槽开口与浅沟槽开口的延展方向相垂直,所述深沟槽开口与所述浅沟槽隔离区具有重合部分;移除所述第三硬掩模层;在所述深沟槽开口中填充介电材料以形成深沟槽隔离区。
地址 201203 上海市浦东新区张江路18号
您可能感兴趣的专利