发明名称 相变存储器阵列、相变存储器单元及其形成方法
摘要 一种相变存储器单元,包括:半导体衬底;二极管,其中每个二极管包括:第一掺杂半导体区,所述第一掺杂半导体区具有第一导电类型,所述第一掺杂半导体区位于所述半导体衬底上;导电区,覆盖在所述第一掺杂半导体区上,与所述第一掺杂半导体区构成二极管;所述相变存储器还包括:低阻导电区,位于所述半导体衬底内下,并且与二极管的第一掺杂半导体区电连接。本发明还提供了一种相变存储器单元形成方法、相变存储器阵列及其形成方法,本发明通过在半导体衬底内通过形成低阻导电区低阻导电区而埋置字线,与现有的形成相变存储器阵列的技术相比,工艺简单而且与CMOS工艺兼容,成本较低。
申请公布号 CN102487121B 申请公布日期 2014.07.30
申请号 CN201010573359.X 申请日期 2010.12.03
申请人 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司 发明人 万旭东;张步新;吴关平
分类号 H01L45/00(2006.01)I 主分类号 H01L45/00(2006.01)I
代理机构 北京集佳知识产权代理有限公司 11227 代理人 骆苏华
主权项 一种相变存储器单元,包括:半导体衬底;二极管,包括:第一掺杂半导体区,具有第一导电类型,位于所述半导体衬底上;导电区,覆盖在所述第一掺杂半导体区上,所述导电区与第一掺杂半导体区构成二极管;其特征在于,所述相变存储器还包括:低阻导电区,位于半导体衬底内,并且与第一掺杂半导体区电连接;不同相变存储器单元的二极管之间具有浅沟槽隔离结构,所述浅沟槽隔离结构底部形成有第三掺杂半导体区,所述第三掺杂半导体区导电类型与第一掺杂半导体区导电类型相同,所述第三掺杂半导体区与所述浅沟槽隔离结构底部、所述第一掺杂半导体区、以及所述低阻导电区均相邻接。
地址 201203 上海市浦东新区张江路18号