| 发明名称 | 半导体器件及其制造方法 | ||
| 摘要 | MOSFET(1)设置有：衬底(10)，其由碳化硅制成并且在其上形成第一沟槽(17)，该第一沟槽(17)朝向衬底(10)的主表面(10A)开口；栅极绝缘膜(20)；以及栅电极(30)。衬底(10)包括：n型源极区(15)，其进一步包括衬底(10)的主表面(10A)和第一沟槽(17)的壁表面(17A)；p型体区(14)，其与源极区(15)接触并且进一步包括第一沟槽(17)的壁表面(17A)；n型漂移区(13)，其与体区(14)接触并且进一步包括第一沟槽(17)的壁表面(17A)；以及p型深区域(16)，其与体区(14)接触并且延伸到比第一沟槽(17)深的区域。第一沟槽(17)被形成为使得在壁表面(17A)和深区域(16)之间的距离随着离衬底(10)的主表面(10A)的距离增加而增加。 | ||
| 申请公布号 | CN103959476A | 申请公布日期 | 2014.07.30 |
| 申请号 | CN201280058421.9 | 申请日期 | 2012.11.29 |
| 申请人 | 住友电气工业株式会社 | 发明人 | 增田健良;和田圭司;日吉透 |
| 分类号 | H01L29/78(2006.01)I;H01L21/336(2006.01)I;H01L29/12(2006.01)I | 主分类号 | H01L29/78(2006.01)I |
| 代理机构 | 中原信达知识产权代理有限责任公司 11219 | 代理人 | 李兰;孙志湧 |
| 主权项 | 一种半导体器件(1，2)，包括：衬底(10)，所述衬底(10)由碳化硅制成并且具有在所述衬底(10)中形成的第一沟槽(17)，所述第一沟槽(17)在一个主表面(10A)侧开口；栅极绝缘膜(20)，所述栅极绝缘膜(20)被设置在所述第一沟槽(17)的壁表面(17A)上并且与所述第一沟槽(17)的所述壁表面(17A)接触；以及栅电极(30)，所述栅电极(30)被设置在所述栅极绝缘膜(20)上并且与所述栅极绝缘膜(20)接触，所述衬底(10)包括第一导电类型的源极区(15)，所述源极区(15)包括所述衬底(10)的所述主表面(10A)和所述第一沟槽(17)的所述壁表面(17A)，第二导电类型的体区(14)，所述体区(14)与所述源极区(15)接触并且包括所述第一沟槽(17)的所述壁表面(17A)，第一导电类型的漂移区(13)，所述漂移区(13)与所述体区(14)接触并且包括所述第一沟槽(17)的所述壁表面(17A)，以及第二导电类型的深区域(16)，所述深区域(16)与所述体区(14)接触并且延伸到比所述第一沟槽(17)深的区域，所述第一沟槽(17)被形成为使得在所述壁表面(17A)和所述深区域(16)之间的距离随着离所述衬底(10)的所述主表面(10A)的距离增加而增加。 | ||
| 地址 | 日本大阪府大阪市 | ||