| 发明名称 | 半导体发光器件及其制造方法 | ||
| 摘要 | 本发明涉及半导体发光器件及其制造方法。根据一个实施例，一种半导体发光器件包括包含氮化物半导体的n型半导体层、包含氮化物半导体的p型半导体层、发光部以及层叠体。所述发光部被设置在所述n型半导体层与所述p型半导体层之间并包括势垒层和阱层。所述阱层与所述势垒层层叠。所述层叠体被设置在所述发光部与所述n型半导体层之间并包括第一层和第二层。所述第二层与所述第一层层叠。所述层叠体的平均In组成比高于所述发光部的平均In组成比的0.4倍。所述势垒层的层厚度tb为10nm或更小。 | ||
| 申请公布号 | CN103943743A | 申请公布日期 | 2014.07.23 |
| 申请号 | CN201410190978.9 | 申请日期 | 2010.09.08 |
| 申请人 | 株式会社 东芝 | 发明人 | 木村重哉;名古肇;岡俊行;橘浩一;彦坂年輝;布上真也 |
| 分类号 | H01L33/04(2010.01)I;H01L33/06(2010.01)I;B82Y20/00(2011.01)I | 主分类号 | H01L33/04(2010.01)I |
| 代理机构 | 北京市中咨律师事务所 11247 | 代理人 | 贺月娇;杨晓光 |
| 主权项 | 一种半导体发光器件，包括：具有C表面的衬底；n型半导体层，其被设置在所述C表面上且包含氮化物半导体；p型半导体层，其包含氮化物半导体；发光部，其被设置在所述n型半导体层与所述p型半导体层之间并包括：势垒层，其包含In<sub>b</sub>Ga<sub>1‑b</sub>N(0≤b<1)并具有层厚度t<sub>b</sub>(纳米)；以及阱层，其与所述势垒层层叠，包含In<sub>w</sub>Ga<sub>1‑w</sub>N(0<w<1，b<w)并具有层厚度t<sub>w</sub>(纳米)；以及层叠体，其被设置在所述发光部与所述n型半导体层之间并包括：第一层，其包含In<sub>x</sub>Ga<sub>1‑x</sub>N(0≤x<1)并具有层厚度t<sub>x</sub>(纳米)；以及第二层，其与所述第一层层叠，包含In<sub>y</sub>Ga<sub>1‑y</sub>N(0<y<1，x<y<w)并具有层厚度t<sub>y</sub>(纳米)，所述层叠体的平均In组成比高于所述发光部的平均In组成比的0.4倍且不高于所述发光部的平均In组成比的0.7倍，假设所述发光部的所述平均In组成比为(w×t<sub>w</sub>+b×t<sub>b</sub>)/(t<sub>w</sub>+t<sub>b</sub>)，所述层叠体的所述平均In组成比为(x×t<sub>x</sub>+y×t<sub>y</sub>)/(t<sub>x</sub>+t<sub>y</sub>)，并且所述势垒层的所述层厚度t<sub>b</sub>为10nm或更小，所述层叠体的厚度等于或大于所述发光部的厚度，所述第一层的厚度大于1纳米且小于3纳米，所述第二层的厚度大于0纳米且小于2纳米。 | ||
| 地址 | 日本东京都 | ||