| 摘要 |
<p>Eine dreidimensionale Halbleitervorrichtung weist erste und zweite Auswahlleitungen (SSL1, SSL2), welche aufeinander geschichtet sind, auf. Eine obere Leitung kreuzt horizontal die ersten und die zweiten Auswahlleitungen (SSL1, SSL2). Erste und zweite vertikale Muster (VP1, VP2) kreuzen vertikal die ersten und die zweiten Auswahlleitungen (SSL1, SSL2). Die ersten und zweiten vertikalen Muster (VP1, VP2) sind gemeinsam mit der oberen Leitung verbunden. Jedes der ersten und zweiten vertikalen Muster (VP1, VP2) konstituiert erste und zweite Auswahltransistoren (ST_L, ST1L, ST2L, ST_R, ST1R, ST2R), welche in Serie miteinander verbunden sind. Die ersten Auswahltransistoren (ST_L, ST1L, ST_R, ST1R) der ersten und zweiten vertikalen Muster (VP1, VP2) werden jeweils durch die ersten und zweiten Auswahlleitungen (SSL1, SSL2) gesteuert.</p> |
