发明名称 |
处理多个信道的指前端及带有处理多个信道的指前端的接收机 |
摘要 |
公开了以硬件有效方式增加指解调能力的技术。在一方面,I和Q采样被移位入可平行访问的移位寄存器。多个码片采样从移位寄存器被访问并经平行操作以在每一周期生成信道的多个码片结果。这些多码片结果可经累加并在码元界限上输出到码元速率处理器。移位寄存器访问、计算以及累加的调度可以按排为使得硬件被时间共享以支持大量信道。在另一方面,大量信道的定时跟踪可以通过移位寄存器组的信道特定索引而被容纳。这些方面连同不同的其它方面,提供了多个信道的硬件有效码片速率处理能力以及这些信道部署方面的高度灵活性。 |
申请公布号 |
CN101262247B |
申请公布日期 |
2014.07.16 |
申请号 |
CN200810095840.5 |
申请日期 |
2002.05.03 |
申请人 |
高通股份有限公司 |
发明人 |
A·艾格瓦尔;J·H·林 |
分类号 |
H04B1/7117(2011.01)I |
主分类号 |
H04B1/7117(2011.01)I |
代理机构 |
上海专利商标事务所有限公司 31100 |
代理人 |
陈斌 |
主权项 |
一种处理多个信道的指前端,其特征在于包括:移位寄存器,用于接收I和Q采样并对其移位,其中多个I和Q采样可以平行的方式访问;平行和计算器,用于接收多个I和Q采样并生成I和Q结果;累加器,用于对每个活动信道在一个部分累加内将I和Q结果累加,并有条件地根据与活动信道相关的扩展因子在码元界限上输出部分累加;进度安排器,用于控制所述移位寄存器以及所述平行和计算器以使得所述移位寄存器和所述平行和计算器时间共享从而为多个信道的每一个生成结果,并用于驱动所述累加器来输出,其中所述平行和计算器还包括用于用多个I和Q PN序列值对所述多个I和Q结果进行解扩展的解扩展器。 |
地址 |
美国加利福尼亚州 |