发明名称 |
数据处理装置、图像编码解码装置及数据处理系统 |
摘要 |
本发明提供一种在对图像编码解码装置频繁进行大量数据的初始设定时减轻外部CPU处理负担的技术。图像编码解码装置(数据处理装置)具有用于对多个图像处理模块(处理单元)进行初始设定的第一电路(103)和第二电路(102),不直接从外部CPU接受被多个图像处理模块初始设定的信息,在第一电路设定来自CPU的用于进行初始设定的控制信息,第二电路利用设定于所述第一电路的控制信息从外部读入初始设定信息和该初始设定信息的设定目标信息,根据读入的设定目标信息向图像处理模块传送初始设定信息。CPU无需直接将被初始设定于多个图像处理模块的所有信息设置于图像编码解码装置,而且与利用DMA传送时一样,也无需由CPU设定传送源地址和传送目标地址。 |
申请公布号 |
CN101547367B |
申请公布日期 |
2014.07.16 |
申请号 |
CN200910128668.3 |
申请日期 |
2009.03.20 |
申请人 |
瑞萨电子株式会社 |
发明人 |
植田浩司;岩田宪一;望月诚二 |
分类号 |
H04N19/12(2014.01)I;H04N19/436(2014.01)I;H04N19/127(2014.01)I |
主分类号 |
H04N19/12(2014.01)I |
代理机构 |
北京市金杜律师事务所 11256 |
代理人 |
王茂华 |
主权项 |
一种数据处理装置,包括:多个处理单元,其并列进行基于已初始设定的程序和数据的数据处理,所述已初始设定的程序和数据基于初始设定信息;外部存储器单元,其存储用于所述多个处理单元的初始设定的初始设定信息和指示所述初始设定信息的目的地的设定目标信息;第一电路,其从外部设定控制信息,所述控制信息包括所述初始设定信息和所述设定目标信息的保存地址;以及第二电路,其基于所述控制信息,从所述外部存储器单元读出所述初始设定信息和所述设定目标信息,并根据所读出的设定目标信息向所述多个处理单元传送所述初始设定信息。 |
地址 |
日本神奈川县 |