一种基于数字噪声耦合技术的Δ-Σ调制器

摘要

本发明公开了一种基于数字噪声耦合技术的Δ-Σ调制器，其改进了传统的噪声耦合Δ-Σ调制器结构，将量化器的输出分为MSB部分与LSB部分。其中MSB部分被直接反馈到调制器输入端，而LSB部分重新经过数模转换后反馈回量化器的输入端。随后，MSB部分与LSB部分通过数字后期处理而重新结合。数字噪声耦合技术能充分体现高精度量化器的性能优势，避免了动态元件匹配逻辑复杂度的指数增长问题，也避免了前人提出的数字Δ-Σ再调制方案引入的逻辑延时，而且进一步抑制了由于模拟与数字噪声传递函数之间不匹配所导致的量化噪声泄露，从而降低了运放设计的要求，易于实现，非常适于低功耗和宽带应用。

主权项

一种基于数字噪声耦合技术的Δ‑Σ调制器，用于转换输入的模拟信号，其包含一个模拟滤波器（2），一个反馈数模转换器（8），一个量化器（4）；其特征是：还包括一个辅助数模转换器（6）和一个延时单元（5）；所述量化器（4）的输出分为MSB部分与LSB部分，所述LSB部分经过所述延时单元（5）以及所述辅助数模转换器（6）以后，与所述模拟滤波器（2）的输出相加并送到所述量化器（4）的输入端，所述MSB部分经过所述反馈数模转换器（8）以后与所述输入的模拟信号相减，其差值送入所述模拟滤波器（2）的输入端。