译码装置

摘要

本发明涉及一种译码装置，包括：存储模块，用于存储准循环低密度奇偶校验QC-LDPC码的二分图的各个变量节点的信道信息和在对所述QC-LDPC码进行迭代译码过程中在所述QC-LDPC码的各个校验节点和各个变量节点之间传递的外部信息，其中，在所述QC-LDPC码的任意两个相连的校验节点C和变量节点V之间传递的外部信息存储在所述存储模块的相同存储位置中；更新模块，用于在所述QC-LDPC码的每一次迭代译码过程中，根据所述存储模块所存储的信道信息和外部信息，按照将所述QC-LDPC码的各个校验节点划分为多层校验节点并逐层处理的方式，计算在所述QC-LDPC码的各个校验节点和各个变量节点之间传递的外部信息并且将所计算的外部信息写入所述存储模块以更新所述存储模块所存储的外部信息，以及用于根据所述存储模块所存储的信道信息和外部信息以及所计算的外部信息来计算所述QC-LDPC码的各个变量节点的后验概率信息；以及，计算模块，用于根据所计算的所述QC-LDPC码的各个变量节点的后验概率信息，计算所述QC-LDPC码的各个码位的判决取值。利用该译码装置，减少了所需的存储资源，降低了译码装置的硬件实现复杂度。

主权项

一种译码装置，包括：存储模块，用于存储准循环低密度奇偶校验QC‑LDPC码的各个变量节点的信道信息和在对所述QC‑LDPC码进行迭代译码过程中在所述QC‑LDPC码的各个校验节点和各个变量节点之间传递的外部信息，其中，在所述QC‑LDPC码的任意两个相连的校验节点C和变量节点V之间传递的外部信息动态存储在所述存储模块的相同存储位置中；更新模块，用于在所述QC‑LDPC码的每一次迭代译码过程中，根据所述存储模块所存储的信道信息和外部信息，按照将所述QC‑LDPC码的各个校验节点划分为多层校验节点并逐层处理的方式，计算在所述QC‑LDPC码的各个校验节点和各个变量节点之间传递的外部信息并且将所计算的外部信息写入所述存储模块以更新所述存储模块所存储的外部信息，以及用于根据所述存储模块所存储的信道信息和外部信息以及所计算的外部信息来计算所述QC‑LDPC码的各个变量节点的后验概率信息；以及计算模块，用于根据所计算的所述QC‑LDPC码的各个变量节点的后验概率信息，计算所述QC‑LDPC码的各个码位的判决取值；其中，在所述QC‑LDPC码的每一次迭代译码过程中，在包括所述校验节点C的那一层校验节点的前一层校验节点处理完成之后但在包括所述校验节点C的那一层校验节点开始处理之前，所述相同存储位置存储所述变量节点V向所述校验节点C传递的外部信息，以及，在包括所述校验节点C的那一层校验节点处理完成之后，所述相同存储位置存储所述校验节点C向所述变量节点V传递的外部信息。