发明名称 |
浮栅型阻变存储单元结构及其操作方法 |
摘要 |
本发明提出一种浮栅型阻变存储单元结构及其操作方法,该浮栅型阻变存储单元结构包括:半导体衬底;形成在半导体衬底之下的背电极;形成在半导体衬底之上的隧穿介质层;形成在隧穿介质层之上的浮栅;形成在浮栅之上的阻变存储介质层;以及形成在阻变存储介质层之上的上电极。本发明实施例的浮栅型阻变存储单元结构,结构简单,可以通过半导体领域成熟的工艺制造,兼容性高,适合大批量生产,成本较低;通过引入的浮栅结构,能够有效的改善传统RRAM在reset操作中的大电流问题,具有良好的存储性能和高密度集成潜力。 |
申请公布号 |
CN103928610A |
申请公布日期 |
2014.07.16 |
申请号 |
CN201410129502.4 |
申请日期 |
2014.04.01 |
申请人 |
清华大学 |
发明人 |
袁方;张志刚 |
分类号 |
H01L45/00(2006.01)I;H01L27/24(2006.01)I;G11C11/56(2006.01)I |
主分类号 |
H01L45/00(2006.01)I |
代理机构 |
北京清亦华知识产权代理事务所(普通合伙) 11201 |
代理人 |
张大威 |
主权项 |
一种浮栅型阻变存储单元结构,其特征在于,包括:半导体衬底;形成在所述半导体衬底之下的背电极;形成在所述半导体衬底之上的隧穿介质层;形成在所述隧穿介质层之上的浮栅;形成在所述浮栅之上的阻变存储介质层;以及形成在所述阻变存储介质层之上的上电极。 |
地址 |
100084 北京市海淀区100084-82信箱 |