发明名称 | 降低HEMT器件欧姆接触电阻的方法 | ||
摘要 | 本发明公开了一种降低HEMT器件欧姆接触电阻的方法,涉及氮化物的制备方法技术领域。所述方法包括以下步骤:1)外延结构生长,依次在衬底上形成GaN层和势垒层;2)在势垒层的上表面生长SiO<sub>2</sub>层;3)在漏源欧姆区域刻蚀SiO<sub>2</sub>层至势垒层的上表面;4)在源漏欧姆区域刻蚀GaN材料,刻蚀至GaN层和势垒层异质结界面以下,而后使用高温退火炉在纯氮气氛或真空气氛中进行退火处理;5)在源漏欧姆区域二次外延n型重掺杂GaN材料;6)腐蚀掉势垒层上表面剩余的SiO<sub>2</sub>。所述方法改善了n型重掺杂GaN与GaN异质结侧壁的欧姆接触,降低了n型重掺杂GaN与GaN异质结侧壁的接触电阻。 | ||
申请公布号 | CN103928323A | 申请公布日期 | 2014.07.16 |
申请号 | CN201410107152.1 | 申请日期 | 2014.03.21 |
申请人 | 中国电子科技集团公司第十三研究所 | 发明人 | 吕元杰;冯志红;王元刚;徐鹏;尹甲运;敦少博 |
分类号 | H01L21/335(2006.01)I | 主分类号 | H01L21/335(2006.01)I |
代理机构 | 石家庄国为知识产权事务所 13120 | 代理人 | 米文智 |
主权项 | 一种降低HEMT器件欧姆接触电阻的方法,其特征在于包括以下步骤:1)外延结构生长,依次在衬底上形成GaN层和势垒层;2)在势垒层的上表面生长SiO<sub>2</sub>层;3)利用反应离子刻蚀设备在漏源欧姆区域刻蚀SiO<sub>2</sub>层至势垒层的上表面;4)利用电感耦合等离子体刻蚀设备在源漏欧姆区域刻蚀GaN材料,刻蚀至GaN层和势垒层异质结界面以下,而后使用高温退火炉进行退火处理;5)利用MBE或MOCVD设备在源漏欧姆区域二次外延n型重掺杂GaN材料;6)腐蚀掉势垒层上表面剩余的SiO<sub>2</sub>,得到未生长漏源电极的HEMT器件。 | ||
地址 | 050051 河北省石家庄市合作路113号 |