全并行输入的循环左移QC-LDPC编码器

摘要

本发明提供了一种全并行输入的循环左移QC-LDPC编码器，该编码器包括a个预先存储生成矩阵中所有循环矩阵生成多项式的生成多项式查找表、a个对信息段和生成多项式比特进行标量乘的b位二进制乘法器、b个对乘积和移位寄存器内容进行模2加的(a+1)位二进制加法器、1个存储被循环左移1位的和的b位移位寄存器。最终，校验数据包含于移位寄存器中。本发明提供的全并行输入编码器具有寄存器少、功耗小、成本低、工作频率高、吞吐量大等优点。

主权项

一种全并行输入的循环左移QC‑LDPC编码器，QC‑LDPC码的生成矩阵G分为a块行和t块列，后c块列对应的部分生成矩阵是由a×c个b×b阶循环矩阵G_i,j构成的阵列，g_i,j是循环矩阵G_i,j的生成多项式，其中，t＝a+c，a、b、c、i、j和t均为非负整数，0≤i<a，a≤j<t，生成矩阵G对应码字v＝(s,p)，G的前a块列对应的是信息向量s，后c块列对应的是校验向量p，以b比特为一段，信息向量s被等分为a段，即s＝(s₀,s₁,…,s_a‑1)，校验向量p被等分为c段，即p＝(p₀,p₁,…,p_c‑1)，其特征在于，所述编码器包括以下部件：生成多项式查找表L₀,L₁,…,L_a‑1，分别预存QC‑LDPC码生成矩阵G第0,1,…,a‑1块行后c块列中的所有循环矩阵生成多项式；b位二进制乘法器M₀,M₁,…,M_a‑1，分别对信息段s₀,s₁,…,s_a‑1和生成多项式查找表L₀,L₁,…,L_a‑1的输出比特进行标量乘；(a+1)位二进制加法器A₀,A₁,…,A_b‑1，对b位二进制乘法器M₀,M₁,…,M_a‑1的乘积和移位寄存器R的内容进行模2加；移位寄存器R，存储(a+1)位二进制加法器A₀,A₁,…,A_b‑1的和被循环左移1位后的结果以及最终的校验段p₀,p₁,…,p_c‑1。