发明名称 用于预测未对齐之记忆体存取之方法及处理器
摘要 在一指令执行管线中,预测记忆体存取指令之未对齐。基于该预测,在记忆体存取指令之有效位址产生之前,在该管线中产生一额外之微操作。该额外微之操作存取落于一预定位址边界中之记忆体。在该管线中,较早预测该未对齐且产生一微操作确保有足够的管线控制资源可用于产生及追踪该额外之微操作,从而避免在有效位址产生时,于该等资源不可用的情况下,需进行的管线清除。该未对齐预测可采用已知之条件分支预测技术,诸如旗标、双模态计数器、区域预测器、全域预测器及组合预测器。一未对齐预测器可藉由一记忆体存取指令旗标或未对齐指令类型来启用或偏置。
申请公布号 TWI444892 申请公布日期 2014.07.11
申请号 TW095105325 申请日期 2006.02.17
申请人 高通公司 美国 发明人 杰佛瑞 泰德 布莱奇;席特 罗伯 奥斯伯格;詹姆士 诺立司 迪凡弗;汤玛士 安佐 萨多立司
分类号 G06F9/44 主分类号 G06F9/44
代理机构 代理人 陈长文 台北市松山区敦化北路201号7楼
主权项 一种在一指令执行管线中处理一执行一第一记忆体存取之记忆体存取指令的方法,该方法包含:在撷取该记忆体存取指令之位址运算元之前,于该指令执行管线之一解码阶段期间预测该记忆体存取指令之资料未对齐,其中预测该记忆体存取指令之资料未对齐包含设定在一控制暂存器中之一未对齐预测位元,使得在该位元经设定时,所有记忆体存取指令被预测为未对齐;及回应于该预测在该管线中产生至少一微操作,该微操作执行对未对齐资料之一第二记忆体存取。
地址 美国