60GHz通信系统中FFT处理器的重排序模块

摘要

本发明公开了一种60Hz通信系统中FFT处理器的重排序模块，其具体包括：第一路径选择器、RAM模块、第二路径选择器以及控制模块，所述第一路径选择器的输入端用于输入8路并行的FFT处理器运算结果，RAM模块的输入端与第一路径选择器的输出端相连，第二路径选择器的输入端与RAM模块的输出端连接，第二路径选择器的输出端用于输出排序后的8路并行的FFT处理器运算结果，所述控制模块分别与所述第一路径选择器、RAM模块以及第二路径选择器连接；其处理的过程简单，RAM消耗量为现有技术中该种FFT的重排序模块的一半，并且适用于IEEE802.11.ad协议下8路并行流水线FFT处理器。

主权项

60Hz通信系统中FFT处理器的重排序模块，其特征在于，具体包括：第一路径选择器、RAM模块、第二路径选择器以及控制模块，所述第一路径选择器的输入端用于输入8路并行的FFT处理器运算结果，RAM模块的输入端与第一路径选择器的输出端相连，第二路径选择器的输入端与RAM模块的输出端连接，第二路径选择器的输出端用于输出排序后的8路并行的FFT处理器运算结果，所述控制模块分别与所述第一路径选择器、RAM模块以及第二路径选择器连接。