背景调适性二进制运算解码装置及其解码方法

摘要

本发明涉及一种背景调适性二进制运算解码装置及其解码方法，其中该装置包括：背景内存地址计算器，用于计算下个周期所需的背景模型在背景模型内存中的储存地址；混合式背景内存，用于读取并储存该背景内存地址计算器的背景模型；双符号背景调适性二进制运算解码器，用于根据该混合式背景内存的背景模型输出多个用于更新该背景模型的范围与偏移量的参数，并确定多个符号，以及二进制语法元素比较器，用于根据所述符号判断目前二进制序列是否符合语法元素的数值，从而选出正确的内存地址。

主权项

一种背景调适性二进制运算解码装置，该装置包括：背景内存地址计算器，用于计算下个周期所需的背景模型在背景模型内存中的储存地址；混合式背景内存，用于读取并储存该背景内存地址计算器的背景模型；双符号背景调适性二进制运算解码器，用于根据该混合式背景内存的背景模型输出多个用于更新该背景模型的范围与偏移量的参数，并确定多个符号，以及二进制语法元素比较器，用于根据所述符号判断目前二进制序列是否符合语法元素的数值，从而选出正确的内存地址。