发明名称 半导体器件的形成方法
摘要 一种半导体器件的形成方法,包括:提供半导体衬底,在半导体衬底上形成有鳍部、横跨鳍部的栅极、横跨鳍部且位于栅极两侧的侧墙;在侧墙两侧的半导体衬底和鳍部中进行离子注入,形成源极和漏极;形成源极和漏极后,在所述侧墙两侧形成横跨鳍部的伪插塞;形成伪插塞之后,在半导体衬底上形成层间介质层;形成层间介质层后,去除伪插塞形成接触孔,其中,伪插塞相比鳍部具有高刻蚀选择比,确保在去除伪插塞时,不会损伤鳍部;在接触孔中填充导电材料形成插塞。由于伪插塞下的鳍部不会出现损伤,也就是说源极和漏极不会出现损伤,因此可以保证包括插塞的半导体器件具有较佳的性能。
申请公布号 CN103915372A 申请公布日期 2014.07.09
申请号 CN201310006387.7 申请日期 2013.01.08
申请人 中芯国际集成电路制造(上海)有限公司 发明人 王新鹏;张海洋
分类号 H01L21/768(2006.01)I;H01L21/336(2006.01)I 主分类号 H01L21/768(2006.01)I
代理机构 北京集佳知识产权代理有限公司 11227 代理人 骆苏华
主权项 一种半导体器件的形成方法,其特征在于,包括:提供半导体衬底,在半导体衬底上形成有鳍部、横跨鳍部的栅极、横跨鳍部且位于栅极两侧的侧墙;在侧墙两侧的半导体衬底和鳍部中进行离子注入,形成源极和漏极;形成源极和漏极后,在所述侧墙两侧形成横跨鳍部的伪插塞;形成伪插塞之后,在半导体衬底上形成层间介质层;形成层间介质层后,去除伪插塞形成接触孔,其中,伪插塞相比鳍部具有高刻蚀选择比,确保在去除伪插塞时,不会损伤鳍部;在接触孔中填充导电材料形成插塞。
地址 201203 上海市浦东新区张江路18号