发明名称 一种多路数字图像处理系统
摘要 本实用新型公开了一种多路数字图像处理系统,包括主控制器FPGA和与主控制器FPGA连接的SDRAM、程序存储器,主控制器FPGA的输入端与电源转换电路输出端以及多个第一DVI编解码芯片的输出端连接,主控制器FPGA的输出端与第二DVI编解码芯片输入端以及LVDS编解码芯片输入端连接,多个第一DVI编解码芯片的输入端相应与多个第一DVI均衡器的输出端连接,多个第一DVI均衡器的输入端与用户接口连接,第二DVI编解码芯片输出端与第二DVI均衡器输入端连接,LVDS编解码芯片输出端与液晶屏连接,第二DVI均衡器输出端与DVI记录仪连接。本实用新型系统稳定可靠、灵活性好、速度快、兼容性好、功能可扩展、传输距离较长、信号干扰小。
申请公布号 CN203708370U 申请公布日期 2014.07.09
申请号 CN201420092554.4 申请日期 2014.03.03
申请人 安庆师范学院 发明人 王远志
分类号 H04N7/01(2006.01)I;H04N5/765(2006.01)I;G09G3/36(2006.01)I 主分类号 H04N7/01(2006.01)I
代理机构 代理人
主权项 一种多路数字图像处理系统,包括壳体、设置在壳体内的电路板和液晶屏(4),其特征在于:该数字图像处理系统还包括安装在壳体内电路板上的主控制器FPGA(1)、与所述主控制器FPGA(1)连接的SDRAM(2)、LVDS编解码芯片(3)、第二DVI均衡器(5)、第二DVI编解码芯片(6)、DVI记录仪(7)、电源转换电路(8)、与所述主控制器FPGA(1)连接的程序存储器(9)、多个第一DVI编解码芯片(10)、多个第一DVI均衡器(11)和用户接口(12);所述电源转换电路(8)输出端和多个第一DVI编解码芯片(10)的输出端分别与主控制器FPGA(1)的输入端连接,所述第二DVI编解码芯片(6)输入端和LVDS编解码芯片(3)输入端分别与主控制器FPGA(1)的输出端连接,所述多个第一DVI编解码芯片(10)的输入端相应分别与多个第一DVI均衡器(11)的输出端连接,所述多个第一DVI均衡器(11)的输入端分别与用户接口(12)连接,所述第二DVI编解码芯片(6)输出端与第二DVI均衡器(5)输入端连接,所述LVDS编解码芯片(3)输出端与液晶屏(4)连接,所述第二DVI均衡器(5)输出端与DVI记录仪(7)连接。
地址 246011 安徽省安庆市宜秀区集贤北路1138号
您可能感兴趣的专利