三维芯片之差动感测及硅晶穿孔时序控制结构

摘要

一种三维芯片之差动感测及硅晶穿孔时序控制结构，包括：一堆栈组件之第一芯片层，包括一检测电路与一相对高能力驱动器水平耦接检测电路。一感测电路，藉由一水平导线耦接检测电路。一第一差动讯号驱动器，于第一芯片层中水平耦接该感测电路。一堆栈组件之第N芯片层，包括一第N相对高能力驱动器与一第N差动讯号驱动器形成于第N芯片层之上，其中第N相对高能力驱动器系透过一垂直相对低负载硅晶穿孔与(N-2)相对高负载硅晶穿孔作为虚拟负载而垂直耦接第一相对高能力驱动器，其中第N差动讯号驱动器系透过一对相对低负载硅晶穿孔与(N-2)对相对高负载硅晶穿孔而垂直耦接第一差动讯号驱动器。

主权项

一种具有复数层之堆栈组件之差动感测及硅晶穿孔时序控制结构，其特征在于包括：一该堆栈组件之第一芯片层，包括一时序检测电路与一相对高能力驱动器于相同芯片层水平耦接该时序检测电路；一感测电路，藉由一水平导线于该第一芯片层中耦接该时序检测电路；一第一差动讯号驱动器，于该第一芯片层中水平耦接该感测电路；以及一该堆栈组件之第N芯片层，包括一第N相对高能力驱动器与一第N差动讯号驱动器形成于该第N芯片层之上，该N为大于1的自然数，其中该第N相对高能力驱动器系透过一垂直相对低负载硅晶穿孔与(N‑2)相对高负载硅晶穿孔作为虚拟负载而垂直耦接该第一相对高能力驱动器，该相对低负载硅晶穿孔与该(N‑2)相对高负载硅晶穿孔系从该第N芯片层至该第一芯片层而穿过该堆栈组件，其中该相对低负载硅晶穿孔与该(N‑2)相对高负载硅晶穿孔形成于一共享结构中，其中该第N差动讯号驱动器系透过一对相对低负载硅晶穿孔与(N‑2)对相对高负载硅晶穿孔而垂直耦接该第一差动讯号驱动器，该对相对低负载硅晶穿孔与该(N‑2)相对高负载硅晶穿孔系从第N层至该第一芯片层而穿过该堆栈组件，每一该相对低负载硅晶穿孔系形成于该第一与第二芯片层之间，每一该相对高负载硅晶穿孔系形成于该堆栈组件之任一相邻二芯片层之间，藉此当一主动讯号达至一触发点时，该检测电路启动该感测电路；该相对低负载硅晶穿孔之一与该(N‑2)相对高负载硅晶穿孔耦接一时序闪控讯号，该对相对低负载硅晶穿孔与该(N‑2)对相对高负载硅晶穿孔耦接一输入讯号。