| 发明名称 | 一种辐射加固设计的静态随机存储单元 | ||
| 摘要 | 本发明公开了一种辐射加固设计的静态随机存储单元，包括依次连接的第一存取NMOS晶体管、第一差分串联电压开关逻辑单元、第二差分串联电压开关逻辑单元和第二存取NMOS晶体管，其中：该第一差分串联电压开关逻辑单元与该第二差分串联电压开关逻辑单元构成交叉耦合的锁存器，该锁存器连接于正电源电压VCC和电源地GND之间；该第一存取NMOS晶体管的栅端与字线连接，源端或漏端与位线相连接；该第二存取NMOS晶体管的栅端与字线连接，源端或漏端与位线反相连接。本发明在提高静态随机存储单元抗辐照性能的同时，能有效减小辐射加固设计带来的面积的消耗，与DICE结构的辐射加固设计的静态随机存储单元相比，面积减小了17％。 | ||
| 申请公布号 | CN103903645A | 申请公布日期 | 2014.07.02 |
| 申请号 | CN201210587094.8 | 申请日期 | 2012.12.28 |
| 申请人 | 中国科学院微电子研究所 | 发明人 | 吴利华;于芳 |
| 分类号 | G11C11/413(2006.01)I | 主分类号 | G11C11/413(2006.01)I |
| 代理机构 | 中科专利商标代理有限责任公司 11021 | 代理人 | 任岩 |
| 主权项 | 一种辐射加固设计的静态随机存储单元，其特征在于，该静态随机存储单元包括依次连接的第一存取NMOS晶体管(103)、第一差分串联电压开关逻辑单元(1)、第二差分串联电压开关逻辑单元(2)和第二存取NMOS晶体管(203)，其中：该第一差分串联电压开关逻辑单元(1)与该第二差分串联电压开关逻辑单元(2)构成交叉耦合的锁存器，该锁存器连接于正电源电压VCC和电源地GND之间；该第一存取NMOS晶体管(103)的栅端与字线(102)连接，源端或漏端与位线(101)相连接；该第二存取NMOS晶体管(203)的栅端与字线(102)连接，源端或漏端与位线反(201)相连接。 | ||
| 地址 | 100083 北京市朝阳区北土城西路3号 | ||