发明名称 数模转换器
摘要 本发明描述了将数字值转换成模拟信号的电路(60)。该电路包括逻辑模块(64),用来接收一个或者多个代表值的数字信号,每个数字信号都具有相对权重。逻辑模块进一步布置为输出一个或者多个信号,每个输出信号都包括一个被对应数字信号调制的振荡器信号。所述电路(60)进一步包括生成装置(69),用于生成代表数字值的模拟信号。该模拟信号包括从逻辑模块(64)输出的信号的加权组合,其相对权重基于各个数字信号的相对权重。逻辑模块(64)可以包括一系列的乘法元件(61a-c),诸如逻辑门或者串联开关,每个乘法元件用来接收作为第一输入的振荡器信号和作为第二输入的对应数字信号,乘法元件将数字信号与振荡器信号相乘。生成装置(69)可以包括一系列的振幅修正器(62a-c),诸如电容器、电阻器和电感器,它们用来修正从逻辑模块(64)输出的信号的相对振幅。生成装置(69)可以包括对经过振幅修正的信号进行求和的装置(66)。
申请公布号 CN102273078B 申请公布日期 2014.07.02
申请号 CN200980153336.9 申请日期 2009.12.22
申请人 爱立信调制解调器有限公司 发明人 萨米·维霍宁;拉米·埃斯科拉
分类号 H03M1/80(2006.01)I 主分类号 H03M1/80(2006.01)I
代理机构 北京同达信恒知识产权代理有限公司 11291 代理人 黄志华
主权项 将数字值转换成模拟信号的电路(60),该电路包括: 逻辑模块(64),用来接收一个或者多个代表数字值的数字信号,每个数字信号均具有相对权重,所述逻辑模块进一步用来输出一个或者多个信号,每个输出信号均包括一个被对应数字信号调制的振荡器信号; 生成装置(69),用来产生代表数字值的模拟信号,模拟信号包括从逻辑模块(64)输出的信号的加权结合,其包括一系列振幅修正器(62a‑c),并用于基于各个数字信号的相对权重对从逻辑模块(64)输出的相应的一个或多个输出信号的相对振幅进行相对加权;以及 匹配电路(65),用于匹配所述电路的阻抗,其中,所述电路的输入阻抗低于所匹配的输出阻抗。 
地址 瑞士普朗莱乌特尚德菲耶路39号