| 主权项 |
一种多功能雷达信号处理板，其特征在于，包括电源模块、两个DSP处理节点、两个FPGA处理节点、两个CPLD模块、三个高速ADC模块、一个高速DAC模块、一个LVDS数据采集输出模块、两个低速ADC模块、两个低速DAC模块以及两个带隔离的同步串口模块；其中所述DSP处理节点由一片TMS 320C6455和一组容量为512MB的DDR2SDRAM组成；其中第一FPGA处理节点为一片XC6VLX130T，第二FPGA处理节点由一片XC6VLX130T和3组容量均为9MB的ZBTRAM组成，CPLD模块为一片XA2C384，LVDS数据采集输出模块由DS92LV1023E芯片和LMH0001芯片组成，高速ADC模块为ADS5444芯片，高速DAC模块为DAC5672芯片，低速ADC模块为AD7874芯片，低速DAC模块为DAC8412芯片，带隔离的同步串口模块由一片发送电平转换芯片ds96f174、一片接收电平转换芯片ds96f175以及两片光耦隔离芯片HCPL5631组成；上述各器件之间的连接关系为：两个DSP处理节点通过串行RapidIO接口互联，两个FPGA处理节点通过高速并行差分线连接；其中一DSP处理节点通过EMIF总线与第二FPGA处理节点相连，另一DSP处理节点通过另一EMIF总线与第二FPGA处理节点、两个CPLD模块、两个低速ADC模块、两个低速DAC模块以及两带隔离的同步串口模块分别相连；第二FPGA处理节点进一步与高速DAC模块和LVDS数据采集输出模块分别相连；第一FPGA处理节点与三个高速ADC模块分别相连。 |
