发明名称 |
控制器件阈值电压的CMOSFETs结构及其制造方法 |
摘要 |
本发明公开了一种利用栅叠层结构控制器件阈值电压的CMOSFETs结构及其制造方法。结构包括:硅衬底;在硅衬底上生长的SiO<sub>2</sub>界面层;在SiO<sub>2</sub>界面层上沉积的高k栅介质层;在高k栅介质层上沉积的极薄金属层;在极薄金属层结构上沉积的高k栅介质层;在高k栅介质叠层结构上沉积的金属栅层。制造方法是在NMOS和PMOS器件区域的高k栅介质层内部分别沉积极薄金属层,利用该极薄金属层在高k栅介质层内部形成的正或负电荷来调整器件的平带电压,进而控制器件的阈值电压。利用本发明,不仅可以增强CMOS器件中高k栅介质和SiO<sub>2</sub>界面层间的界面偶极子,而且还可以很好的控制高k栅介质层内部的固定电荷类型和数量,有效地控制器件的阈值电压。 |
申请公布号 |
CN101930979B |
申请公布日期 |
2014.07.02 |
申请号 |
CN200910087807.2 |
申请日期 |
2009.06.26 |
申请人 |
中国科学院微电子研究所 |
发明人 |
王文武;朱慧珑;陈世杰;陈大鹏 |
分类号 |
H01L27/092(2006.01)I;H01L29/423(2006.01)I;H01L29/49(2006.01)I;H01L29/51(2006.01)I;H01L21/8238(2006.01)I;H01L21/28(2006.01)I;H01L21/283(2006.01)I |
主分类号 |
H01L27/092(2006.01)I |
代理机构 |
中科专利商标代理有限责任公司 11021 |
代理人 |
周国城 |
主权项 |
一种利用栅叠层结构控制器件阈值电压的CMOSFETs结构,其特征在于,该结构包括:硅衬底;在硅衬底上生长的SiO<sub>2</sub>界面层;在SiO<sub>2</sub>界面层上沉积的高k栅介质层;在高k栅介质层上沉积的极薄金属层;在极薄金属层结构上沉积的高k栅介质层;在高k栅介质叠层结构上沉积的金属栅层;对于NMOS器件,极薄金属层的材料包括稀土金属Y、La、Dy和Gd中的任一种;对PMOS器件,极薄金属层的材料包括金属Al、Mg的任一种。 |
地址 |
100029 北京市朝阳区北土城西路3号 |