发明名称 |
用于视讯解码的去方块效应滤波器、视讯解码器与图形处理单元 DEBLOCKINGS FILTER FOR VIDEO DECODING 、 |
摘要 |
一种示范性视讯解码器包含:一熵解码器、一空间解码器、组合逻辑电路与一回路内去方块效应滤波器。该熵解码器接收一输入编码位元流。该空间解码器接收该熵解码器的输出并产生包含复数个像素的一编码图片。该组合逻辑电路结合一目前图片与一预测图片以产生一结合图片。该回路内去方块效应滤波器接收该结合图片。该回路内去方块效应滤波器包含:设置成对一预定像素群滤波的逻辑电路;以及设置成当该预定像素群达到一标准时,根据在复数组滤波单元中之一相应组滤波单元,对该复数个像素群中剩下的各像素群滤波之逻辑电路。 |
申请公布号 |
TWI444047 |
申请公布日期 |
2014.07.01 |
申请号 |
TW096120098 |
申请日期 |
2007.06.05 |
申请人 |
威盛电子股份有限公司 新北市新店区中正路535号8楼 |
发明人 |
萨伊德 荷圣 |
分类号 |
H04N19/117;G06T1/00 |
主分类号 |
H04N19/117 |
代理机构 |
|
代理人 |
洪澄文 台北市南港区三重路19之6号2楼;颜锦顺 台北市南港区三重路19之6号2楼 |
主权项 |
一种用于视讯解码的去方块效应滤波器,包含:一第一逻辑电路,用来根据在复数组滤波单元中之一相应组滤波单元,以进行复数个像素群中之各像素群的一相关滤波运算;一第二逻辑电路,用来判定该复数个像素群中之一预定像素群之像素是否达到一标准;一第三逻辑电路,设置成当达到该标准时,依据该预定像素群之该相关滤波运算,先对该预定像素群之像素滤波;以及一第四逻辑电路,设置成当达到该标准时,根据相应的该相关滤波运算,循序对该复数个像素群中剩下的各像素群滤波,其中当未达到该标准时,该第四逻辑电路系依据维持该复数个像素群相应的该相关滤波运算,维持该等像素群中之像素未滤波。 |
地址 |
新北市新店区中正路535号8楼 |