半导体记忆装置

摘要

本发明系于实施形态之半导体记忆装置中，第1、第2 NAND串连接于位元线，且藉由第1至第4选择用记忆体单元而选择一者。于写入时，写入藉由第1至第4选择用记忆体单元予以选择之第1 NAND串之第1记忆体单元，其次写入第2 NAND串之与上述第1记忆体单元同时被选择之第2记忆体单元，接着，写入上述第1 NAND串之邻接于上述第1记忆体单元之第3记忆体单元，写入上述第2 NAND串中、与上述第3记忆体单元于位元线方向邻接之第4记忆体单元。