单埠静态随机存取记忆体;STATIC RANDOM ACCESS MEMORY WITH SINGLE PORT

摘要

本发明提出一种单埠静态随机存取记忆体，其主要包括一记忆体阵列、复数条字元线、复数条位元线以及复数个控制电路(2)，该记忆体阵列系由复数列记忆体晶胞与复数行记忆体晶胞所组成，每一列记忆体晶胞设置一个控制电路(2)，且每一记忆体晶胞(1)系包括一第一反相器(由一第一PMOS电晶体P1与一第一NMOS电晶体M1所组成)、一第二反相器(由一第二PMOS电晶体P2与一第二NMOS电晶体M2所组成)、一存取电晶体(由第三NMOS电晶体M3所组成)。该等控制电路(2)于对应之控制信号(CTL)为代表写入模式或待机模式之逻辑高位准时，藉由将一高电压节点(VH)之电位放电一预定时间，以便将该高电压节点(VH)之电位由一电源供应电压(VDD)降低至该电源供应电压(VDD)扣减一VTM24(第七NMOS电晶体(M24)之临界电压)的电压位准，俾藉此以于写入模式时有效避免写入逻辑1困难之问题，而于待机模式时，则可有效降低待机电流，其中该控制信号(CTL)为一写入致能(Write Enable，简称WE)信号、对应之字元线(WL)信号及一待机模式控制信号(S)之布林函数。