存储器控制器

摘要

本发明提供能够尽可能高速地进行地址解析的存储器控制器。根据本发明的一个实施方式，存储器控制器具备第1接口、第2接口、缓存部、翻译部、访问部、锁定部。上述第1接口接收锁定请求及指定逻辑地址的访问请求的输入。上述第2接口连接于非易失性存储器。上述缓存部缓存上述逻辑地址与上述非易失性存储器的物理地址的对应信息。上述翻译部通过参照上述缓存部，将上述访问请求所指定的逻辑地址翻译为上述物理地址。上述访问部对上述翻译后的物理地址所表示的位置进行与上述访问请求相应的访问。上述锁定部禁止上述缓存部所具备的缓存行的重填。

主权项

一种存储器控制器，其特征在于，具备：第1接口，其接收锁定请求及指定逻辑地址的访问请求的输入；第2接口，其连接于非易失性存储器；缓存部，其缓存上述逻辑地址与上述非易失性存储器的物理地址的对应信息；翻译部，其通过参照上述缓存部，将上述访问请求所指定的逻辑地址翻译为上述物理地址；访问部，其对上述翻译后的物理地址所表示的位置进行与上述访问请求相应的访问；以及锁定部，其禁止上述缓存部所具备的缓存行的重填。