翻转阈值可调欠压锁存和基准电压电路

摘要

本发明涉及集成电路设计领域。为实现对PFC芯片电源电压进行监控，同时实现与温度无关的内部低压源和基准电压，为达到上述目的，本发明采取的技术方案是，一种翻转阈值可调欠压锁存和基准电压电路，包含UVLO和VDD Reg两个模块，UVLO模块输出到VDD Reg模块，当UVLO模块的输入电压V_CC上升到V_CC(on)时，UVLO模块输出为高电平，同时VDD Reg模块输出与温度无关的内部低压电源VDD和基准电压Vref、vddgd、欠压锁存信号vddgd_b，欠压锁存信号vddgd_b为低电平；当V_CC下降到V_CC(off)，UVLO模块输出为低电平。本发明主要应用于集成电路设计。

主权项

一种翻转阈值可调欠压锁存和基准电压电路，其特征是，包含UVLO和VDD Reg两个模块，UVLO模块输出到VDD Reg模块，当UVLO模块的输入电压V_CC上升到V_CC(on)时，UVLO模块输出为高电平，同时VDD Reg模块输出与温度无关的内部低压电源VDD和基准电压Vref、启动信号vddgd、欠压锁存信号vddgd_b，欠压锁存信号vddgd_b为低电平；当V_CC下降到V_CC(off)，UVLO模块输出为低电平，VDD Reg模块的输出内部低压电源VDD和基准电压Vref均为低电平，锁存信号vddgd_b为高电平；UVLO模块的结构为：PMOS管P1、P3，三极管Q1、Q2以及电阻R2、R3组成其核心结构带隙比较器，N1、N11，N2、N10，N3、N9，N4、N8组成共源共栅电流镜像电路，其中，N1和N11、N2和N10、N3和N9、N4和N8分别在一条支路上，其特征是，在三极管Q1支路上增加了一个NMOS管P2，当电源电压出现欠压时，P2管导通，使Q1支路上的电流增大，加快了电源电压到达下降阈值时比较器电平翻转速度，减少了比较器的响应时间；R4，R5，R6为电阻分压器，用以采样电源电压V_CC；V_CC电压上升过程中，F点电压由R4，R5，R6分压决定，开始时F点电压<基准电压V_ref，m点电压大于n点，输出UVLO为低电平；直到V_CC上升到V_CC(on)时，F点电压=基准电压V_ref，m点电压=n点电压，输出UVLO达到高电平翻转临界状态，V_CC若高于V_CC(on)，输出为高电平；随着V_CC下降，此时F点电压>V_ref，m点电压<n点电压，输出UVLO保持高电平，直到V_CC下降到V_CC(off)时，F点电压=V_ref，输出UVLO达到低电平翻转临界状态。