发明名称 |
用于共享存储多核多线程处理器硬件锁的验证方法 |
摘要 |
本发明公开了一种用于共享存储多核多线程处理器硬件锁的验证方法,实施步骤如下:1)初始化设置同步线程数目、线程访问存储器的最大访问次数;2)构造用于操作共享存储多核多线程处理器硬件锁的同步操作模块;3)根据所述同步线程数目执行多线程初始化;根据所述最大访问次数为每一个线程随机生成小于所述最大访问次数的线程访存操作序列,每一个线程根据所述线程访存次数进行访存操作;4)根据处理器硬件锁的地址范围随机指定一个用于验证激励的硬件锁地址;通过所述同步操作模块控制各个线程针对所述硬件锁地址的同步操作,并在所有线程完成后向验证环境输出激励执行结果。本发明具有验证效率高、验证速度快、使用方便快捷的优点。 |
申请公布号 |
CN102708090B |
申请公布日期 |
2014.06.25 |
申请号 |
CN201210151448.4 |
申请日期 |
2012.05.16 |
申请人 |
中国人民解放军国防科学技术大学 |
发明人 |
廖湘科;李春江;杜云飞;晏小波;隋兵才;邓让钰;王永文;杨灿群;窦强;徐炜遐;卢凯 |
分类号 |
G06F15/167(2006.01)I |
主分类号 |
G06F15/167(2006.01)I |
代理机构 |
湖南兆弘专利事务所 43008 |
代理人 |
赵洪;谭武艺 |
主权项 |
一种用于共享存储多核多线程处理器硬件锁的验证方法,其特征在于其实施步骤如下:1)初始化设置同步线程数目、线程访问存储器的最大访问次数;2)构造用于操作共享存储多核多线程处理器硬件锁的同步操作模块;3)根据所述同步线程数目执行多线程初始化;根据所述最大访问次数为每一个线程随机生成小于所述最大访问次数的线程访存操作序列,每一个线程根据所述线程访存次数进行访存操作;4)根据处理器的锁地址范围随机指定一个用于验证激励的硬件锁地址;通过所述同步操作模块控制各个线程针对所述硬件锁地址的操作,并在所有线程完成后向验证环境输出激励执行结果。 |
地址 |
410073 湖南省长沙市砚瓦池正街47号中国人民解放军国防科学技术大学计算机学院 |