基于FPGA的SDH设备时钟芯片电路

摘要

本实用新型涉及一种基于FPGA的SDH设备时钟芯片电路，硬件主要由1个FPGA芯片和一个高精度温补晶振组成；19.44M温补晶振与FPGA芯片的19.44M时钟输入端连接，向FPGA芯片提供19.44M高精度低抖动时钟信号；通过FPGA内部编程，在FPGA芯片内形成CK模块、PD模块、LF模块、DCO模块和APLL模块，FPGA芯片包括一个19.44M时钟输入端和一个19.44M时钟输出端；实现时钟信号的输入和输出，最终完成整个时钟芯片功能。

主权项

一种基于FPGA的SDH设备时钟芯片电路，其特征在于，硬件主要由1个FPGA芯片和一个高精度温补晶振组成；19.44M温补晶振与FPGA芯片19.44M时钟输入端连接，FPGA芯片内部电路由CK模块、PD模块、LF模块、DCO模块和APLL模块构成，FPGA芯片包括一个19.44M时钟输入端和一个19.44M时钟输出端；温补晶振采用KOAN公司的19.44M温补晶振，FPGA芯片采用Xilinx公司的XC6VLX75T‑FFG484。