发明名称 |
高压LDMOS器件 |
摘要 |
本发明公开了高压LDMOS器件,属于半导体技术领域,包括半导体衬底、源掺杂区、漏掺杂区、多晶硅栅极、漂移扩散区、第一阱区,第二阱区,第三阱区、第一浅沟槽隔离结构和第二浅沟槽隔离结构。本发明通过在高压LDMOS器件的漂移扩散区增加第一浅沟槽隔离结构,并限定第一浅沟槽隔离结构的位置,使得器件表面击穿电压增加,从而解决eFlash在HV应用中器件表面击穿电压低的问题,同时在流片过程中不需要额外定制掩模板,制作成本较低。 |
申请公布号 |
CN102637736B |
申请公布日期 |
2014.06.25 |
申请号 |
CN201110035585.7 |
申请日期 |
2011.02.10 |
申请人 |
上海华虹宏力半导体制造有限公司 |
发明人 |
吴小利;唐树澍;许丹;高超;李冰寒 |
分类号 |
H01L29/78(2006.01)I;H01L29/06(2006.01)I |
主分类号 |
H01L29/78(2006.01)I |
代理机构 |
上海思微知识产权代理事务所(普通合伙) 31237 |
代理人 |
郑玮 |
主权项 |
高压LDMOS器件,其特征在于,其包括:第一导电类型的半导体衬底;第一导电类型的第一阱区,位于所述半导体衬底中;第一导电类型的第二阱区,位于所述半导体衬底中并与所述第一阱区有一定间隔;第二导电类型的漂移扩散区,位于所述半导体衬底中第一阱区与第二阱区之间;栅氧化层,位于所述半导体衬底上且覆盖部分所述漂移扩散区及部分第一阱区;多晶硅栅极,位于所述栅氧化层上;第一浅沟槽隔离结构,位于所述漂移扩散区中,且在水平方向上与所述栅氧化层及多晶硅栅极部分重叠;第二浅沟槽隔离结构,位于所述半导体衬底中,在水平方向上紧邻所述漂移扩散区,并与所述第二阱区部分重叠;第二导电类型的漏掺杂区,位于所述漂移扩散区中第一浅沟槽隔离结构和第二浅沟槽隔离结构之间;第二导电类型的源掺杂区,位于所述第一阱区中第二阱区与漂移扩散区之间;第一导电类型的第三阱区,位于所述第一阱区中,且与所述源掺杂区相邻接触,并远离所述漂移扩散区。 |
地址 |
201203 上海市张江高科技园区祖冲之路1399号 |