| 摘要 |
<p>L'invention concerne un procédé de génération d'une topographie numérique de circuit intégré, comprenant les étapes de : -placement automatique des cellules standard dans au moins une rangée de la topographie, lesdites cellules comprenant au moins : -une première cellule comprenant un transistor nMOS (1n) ménagé à l'aplomb d'un caisson (11 2n) à dopage de type P, et comprenant un transistor pMOS (1p) ménagé à l'aplomb d'un caisson (112p) à dopage de type N, le caisson de type P et le caisson de type N étant disposés de part et d'autre d'un axe; et -une deuxième cellule incluant une diode, un caisson à dopage de type P et comportant un caisson à dopage de type N, la deuxième cellule comportant un élément de connexion métallique inférieur couplé à son caisson à dopage de type P.</p> |
