门极控制电压产生电路

摘要

本发明公开了一种门极控制电压产生电路，通过运算放大器产生一基准电流，镜像产生了一路镜像电流I3流过第三电阻产生一基准电压。然后通过工作于饱和区的本征NMOS管产生所需要的门极控制电压。其中，通过增加了第三P型晶体管、第一N型晶体管及第二N型晶体管产生了一路镜像电流I4，流经第四电阻，使第四电阻两端产生压降，从而使负阈值电压的本征NMOS管N3工作于饱和区。本发明能实现了与传统电路一样的产生基准电压的功能，同时使负阈值电压的本征NMOS管工作于饱和区，这样通过本征NMOS管的镜像可以有效的实现BL电位的嵌位作用。

主权项

一种门极控制电压产生电路，其特征在于，包括：第一P型晶体管、第二P型晶体管、第三P型晶体管、第一N型晶体管、第二N型晶体管、第三N型晶体管及运算放大器，其中运算放大器的负输入端输入一个参考电压，运算放大器的输出端、第一P型晶体管的栅极、第二P型晶体管的栅极及第三P型晶体管的栅极相连，第一P型晶体管的源极、第二P型晶体管的源极及第三P型晶体管的源极相连在外部电压上，第一P型晶体管的漏极通过一个第二电阻与运算放大器的正输入端连接，形成反馈，第一电阻的一端与运算放大器的正输入端相连，另一端接地；第二P型晶体管的漏极与第三N型晶体管的漏极相接并通过一个第四电阻与第三N型晶体管的栅极及第二N型晶体管的漏极相连，第三N型晶体管的栅极引出一路作为门极控制电压，第三N型晶体管的源极通过一个电阻接地。第三P型晶体管的漏极与第一N型晶体管的漏极、第一N型晶体管的栅极、第二N型晶体管的栅极相连，第一N型晶体管的源极、第二N型晶体管的源极相连接地。