发明名称 |
一种用于厚膜混合集成电路的成膜工艺 |
摘要 |
本发明适用于集成电路技术领域,涉及一种用于厚膜混合集成电路的成膜工艺,该成膜工艺包括:在无机基板表面印刷银导体浆料,烘干;在烘干后的银导体浆料上印刷金导体浆料,烘干;将该无机基板进行烧结处理。该成膜工艺克服了现有技术中银导体与金导体不能很好融合且容易掉膜的缺陷,改善了银导体和金导体的结合强度,增强了银导体与金导体搭接处的附着力。 |
申请公布号 |
CN103871835A |
申请公布日期 |
2014.06.18 |
申请号 |
CN201210530145.3 |
申请日期 |
2012.12.11 |
申请人 |
深圳市振华微电子有限公司 |
发明人 |
王嵘;孙元鹏;方先华;万帮卫;杨秉谋;方彬彬 |
分类号 |
H01L21/02(2006.01)I |
主分类号 |
H01L21/02(2006.01)I |
代理机构 |
深圳中一专利商标事务所 44237 |
代理人 |
张全文 |
主权项 |
一种用于厚膜混合集成电路的成膜工艺,包括以下步骤:在无机基板表面印刷银导体浆料,烘干;在烘干后的银导体浆料上印刷金导体浆料,烘干;将印刷有银导体浆料和金导体浆料的无机基板进行烧结处理。 |
地址 |
518000 广东省深圳市南山区高新技术工业村W1号厂房3层B1、2层B1区 |