发明名称 带抑制耦合功能的灵敏放大器电路
摘要 本发明公开了一种带抑制耦合功能的灵敏放大器电路,新增第五N型晶体管、第六P型晶体管及第七P型晶体管,均为源极和漏极相连,并分别接第六控制信号、第四控制信号及第五控制信号,其在vlim和pbias节点产生与原耦合作用方向相反的耦合作用,从而取到相互抵消的效果。有效地抑制了SA工作阶段的切换对用于嵌位BL电位的门极控制信号和用于做负载管的门极偏置信号的耦合影响,从而改善了该SA的读性能;并且减小了门极控制信号和门极偏置信号的滤波电容,从而缩减了版图面积。
申请公布号 CN103871473A 申请公布日期 2014.06.18
申请号 CN201210545055.1 申请日期 2012.12.14
申请人 上海华虹宏力半导体制造有限公司 发明人 冯国友
分类号 G11C16/26(2006.01)I;G11C16/06(2006.01)I 主分类号 G11C16/26(2006.01)I
代理机构 上海浦一知识产权代理有限公司 31211 代理人 丁纪铁
主权项 一种带抑制耦合功能的灵敏放大器电路,其特征在于,包括:第一P型晶体管、第二P型晶体管、第三P型晶体管、第四P型晶体管、第五P型晶体管、第六P型晶体管、第七P型晶体管、第一N型晶体管、第二N型晶体管、第三N型晶体管、第四N型晶体管、第五N型晶体管、第一电容、第二电容及灵敏放大器;第一P型晶体管的栅极与第二P型晶体管的栅极相连并接第四控制信号,第一P型晶体管的源极与第二P型晶体管的源极相连接在外部电压,第一P型晶体管的漏极与第一N型晶体管的漏极相连,第二P型晶体管的漏极与第二N型晶体管的漏极相连,第一N型晶体管的栅极、第二N型晶体管的栅极、第三N型晶体管的栅极、第四N型晶体管的栅极、第五N型晶体管的栅极及门极控制电压相连,并通过第一电容接地,第一N型晶体管的源极及第三N型晶体管的源极相连接BL,第二N型晶体管的源极及第四N型晶体管的源极相连通过一个电流源后接地,第五N型晶体管的源极及漏极相连并接第六控制信号,第三P型晶体管的栅极、第四P型晶体管的栅极、第六P型晶体管的栅极、第七P型晶体管的栅极及门极偏置电压相连,并通过第二电容与外部电压相连,第三P型晶体管的源极、第四P型晶体管的源极及第五P型晶体管的漏极相连,第五P型晶体管的源极接外部电压,第五P型晶体管的栅极接第五控制型号,第六P型晶体管的源极及漏极相连并接第四控制信号,第七P型晶体管的源极及漏极相连并接第五控制信号,第三P型晶体管的漏极、第三N型晶体管的漏极及灵敏放大器的正输入端相连,第四P型晶体管的漏极、第四N型晶体管的漏极及灵敏放大器的负输入端相连,灵敏放大器的使能信号端接第三控制型号,灵敏放大器的输出端作为电路输出端。
地址 201203 上海市浦东新区张江高科技园区祖冲之路1399号