非易失性存储器电路

摘要

本发明提供提高写入效率的能够在低电压下写入存储器电路。利用与P沟道型非易失性存储器元件的控制栅极连接的、由2个电阻器构成的电阻分压器和与所述2个电阻器并联连接的2个开关晶体管，通过进行控制栅极的电位的调整，使得在写入时，浮动栅极的电位为存储器元件的阈值附近，从而P沟道型非易失性存储器元件通过浮动栅极的电位为存储器元件的阈值附近，夹断点－漏极间的电场变强，容易产生热载流子，写入效率提高，能够在低电压下写入。

主权项

一种非易失性存储器电路，其特征在于，具有：具有浮动栅极和与所述浮动栅极电容耦合的控制栅极的非易失性存储器元件；与所述控制栅极连接的、由将电源电压与接地电压之间的电压差进行分压的第一电阻器和第二电阻器构成的电阻分压器的分压输出；与所述第一电阻器并联连接的第一开关；以及与所述第二电阻器并联连接的第二开关，控制所述第一开关和所述第二开关，使得在写入时，使所述控制栅极的电压为所述分压输出的电压；在读出时和保持状态下，使所述控制栅极的电压为所述电源电压。