发明名称 一种具有高维持电压的LDMOS结构的ESD保护器件
摘要 一种具有高维持电压的LDMOS结构的ESD保护器件,可用于片上IC高压ESD保护电路。主要由P衬底、高压N阱、N阱、P阱、P下沉掺杂、P+注入区、第一N+注入区、第二N+注入区、金属阳极、金属阴极、多晶硅栅、薄栅氧化层和若干场氧隔离区构成。该LDMOS结构的ESD保护器件在高压ESD脉冲作用下,一方面由P下沉掺杂、N阱、高压N阱、P阱、第一N+注入区形成寄生SCR电流泄放路径,提高器件的失效电流、增强器件的ESD鲁棒性;另一方面利用第二N+注入区与P下沉掺杂之间形成的反偏PN结,提高器件的维持电压,增强器件的抗闩锁能力。
申请公布号 CN203659868U 申请公布日期 2014.06.18
申请号 CN201420015280.9 申请日期 2014.01.10
申请人 江南大学 发明人 顾晓峰;黄龙;梁海莲;毕秀文
分类号 H01L29/06(2006.01)I;H01L29/78(2006.01)I 主分类号 H01L29/06(2006.01)I
代理机构 代理人
主权项 一种具有高维持电压的LDMOS结构的ESD保护器件,其包括具有SCR结构的ESD电流泄放路径和与SCR结构串联的反向PN结,以增强器件的ESD鲁棒性和提高维持电压,其特征在于:主要由P衬底(101)、高压N阱(102)、P阱(103)、N阱(104)、P下沉掺杂(105)、P+注入区(106)、第一N+注入区(107)、第二N+注入区(108)、第一场氧隔离区(109)、第二场氧隔离区(110)、第三场氧隔离区(113)、第四场氧隔离区(114)和多晶硅栅(112)及其覆盖的薄栅氧化层(111)构成;所述高压N阱(102)在所述P衬底(101)的表面区域;在所述高压N阱(102)的表面区域从左到右依次设有所述P阱(103)和所述N阱(104),所述P阱(103)和所述N阱(104)之间设有所述多晶硅栅(112)及其覆盖的所述薄栅氧化层(111)、所述第三场氧隔离(113);所述多晶硅栅(112)及其覆盖的所述薄栅氧化层(111)的横向长度必须满足一定的范围,以满足不同开启电压的ESD保护需求;所述P阱(103)的表面部分区域从左到右依次设有所述P+注入区(106)、所述第二场氧隔离区(110)、所述第一N+注入区(107),在所述高压N阱(102)的左侧边缘与所述P+注入区(110)之间设有所述第一场氧隔离区(109),所述第一场氧隔离区(109)的右侧与所述P+注入区(106)的左侧相连,所述第一场氧隔离区(109)的左侧与所述高压N阱(102)的左侧边缘相连;所述多晶硅栅(112)及其覆盖的薄栅氧化层(111)横跨在所述高压N阱(102)和所述P阱(103)表面部分区域,所述多晶硅栅(112)及其覆盖的所述薄栅氧化层(111)的左侧与所述第一N+注入区(107)的右侧相连;所述第三场氧隔离区(113)横跨在所述高压N阱(102)和所述N阱(104)表面部分区域,所述第三场氧隔离区(113)的左侧与所述多晶硅栅(112)覆盖的所述薄栅氧化层(111)的右侧相连,所述多晶硅栅(112)覆盖了所述第三场氧隔离区(113)的表面部分区域,所述第三场氧隔离区(113)的右侧与所述P下沉掺杂(105)的左侧相连;所述N阱(104)内设有所述P下沉掺杂(105),所述P下沉掺杂(105)内设有所述第二N+注入区(108),所述第二N+注入区(108)的两侧与所述P下沉掺杂(105)的两侧边缘的横向间隔长度必须控制在一定的数值范围内;所述第四场氧隔离区(114)横跨在所述高压N阱(102)和所述N阱(104)表面部分区域,所述第四场氧隔离区(114)的左侧与所述P下沉掺杂(105)的右侧相连,所述第四场氧隔离区(114)的右侧与所述高压N阱(102)的右侧边缘相连;所述P+注入区(106)与第一金属1(115)相连接,所述第一N+注入区(107)与第二金属1(116)相连接,所述多晶硅栅(112)与第三金属1(117)相连接,所述第一金属1(115)、所述第二金属1(116)和所述第三金属1(117)均与金属2(119)相连,并从所述金属2(119)引出一电极(120),用作器件的金属阴极;所述第二N+注入区(108)与第四金属1(118)相连,并从所述第四金属1(118)引出一电极(121),用作器件的金属阳极。
地址 214122 江苏省无锡市滨湖区蠡湖大道1800号