发明名称 非易失性半导体存储器
摘要 本发明一种非易失性半导体存储器,具备:第1栅极绝缘膜,形成于半导体基板的沟道区域上;第1微粒层,形成于第1栅极绝缘膜中,包含满足库仑阻塞条件的第1导电性微粒;电荷积蓄部,形成于第1栅极绝缘膜上;第2栅极绝缘膜,形成于电荷积蓄部上;第2微粒层,形成于第2栅极绝缘膜中,包含平均粒径与第1导电性微粒不同、且满足库仑阻塞条件的第2导电性微粒;以及栅电极,形成于第2栅极绝缘膜上。
申请公布号 CN102473682B 申请公布日期 2014.06.18
申请号 CN200980160141.7 申请日期 2009.09.25
申请人 株式会社东芝 发明人 大场竜二;松下大介
分类号 H01L21/8247(2006.01)I;H01L27/115(2006.01)I;H01L29/788(2006.01)I;H01L29/792(2006.01)I 主分类号 H01L21/8247(2006.01)I
代理机构 中国国际贸易促进委员会专利商标事务所 11038 代理人 张丽
主权项 一种非易失性半导体存储器,其特征在于,具备:第1栅极绝缘膜,形成于半导体基板的沟道区域上;第1微粒层,形成于所述第1栅极绝缘膜中,包含满足库仑阻塞条件的第1导电性微粒;电荷积蓄部,形成于所述第1栅极绝缘膜上;第2栅极绝缘膜,形成于所述电荷积蓄部上;第2微粒层,形成于所述第2栅极绝缘膜中,包含平均粒径与所述第1导电性微粒不同、且满足库仑阻塞条件的第2导电性微粒;以及栅电极,形成于所述第2栅极绝缘膜上,所述电荷积蓄部在不对所述栅电极与所述沟道区域之间施加电压时,具有比所述第1导电性微粒和所述第2导电性微粒中的电子的能级低的能级,在所述第1导电性微粒中1个电子带电所需的平均能垒ΔE<sub>1</sub>小于在所述第2导电性微粒中1个电子带电所需的平均能垒ΔE,ΔE<sub>1</sub>大于不对所述栅电极与所述沟道区域之间施加电压时的沟道区域的能级。
地址 日本东京都
您可能感兴趣的专利