轨对轨输入迟滞比较器

摘要

本发明公开了一种轨对轨输入迟滞比较器，包括：输入迟滞比较器模块，与传输模块相连，可以在输入共模电压控制下自动关闭部分电路以获得良好的共模电压抑制比；传输模块，在开关信号控制下，对该输入迟滞比较器模块的输出或固定高低电平进行选择后输出给输出比较器；输出比较器，用于提高所述轨对轨输入迟滞比较器的增益，对传输模块的选择结果进行进一步整形；开关信号模块，产生传输模块需要的开关信号；偏置模块产生各模块所需的偏置电流，通过本发明，可提高电路的增益，改善电路的共模抑制比。

主权项

一种轨对轨输入迟滞比较器，至少包括：输入迟滞比较器模块，与传输模块相连，用于产生迟滞并输出一个较输入信号有迟滞的上升和下降沿较陡峭的输出信号，使得输入电压上升和下降时高低电平翻转点按设计需要分开实现迟滞目的，其同时输出两共模电压控制信号用于开关信号模块产生控制传输模块所需要的开关信号；传输模块，在开关信号控制下，对该输入迟滞比较器模块的输出选择性地接通至输出比较器，以在输入共模电压较低会导致共模抑制比变差时切断该输入迟滞比较器模块的NMOS比较器的输出并设置输出比较器的PMOS管输入电压为高而不工作，而在输入共模电压较高会导致共模抑制比变差时切断该输入迟滞比较器模块的PMOS比较器的输出并设置输出比较器的NMOS管输入电压为低而不工作；输出比较器，用于进一步提高所述轨对轨输入迟滞比较器模块的增益，对该传输模块的选择结果进行进一步整形和进一步提高共模抑制比；开关信号模块，用于将该输入迟滞比较器模块输出的共模电压控制信号转换为该传输模块需要的开关信号；偏置模块用于产生各模块所需的偏置电流、电压。