发明名称 Verfahren des Bildens von Reihen-Auswahltransistoren einer EEPROM-Vorrichtung vom NAND-Typ und damit gebildete Vorrichtungen
摘要 Verfahren zum Bilden von Reihen-Auswahltransistoren einer EEPROM-Vorrichtung vom NAND-Typ mit den Schritten: Bilden von Grabenisolierbereichen (120) in einer Oberfläche eines Halbleitersubstrates (100); Bilden eines Auswahl-Gate-Elektrodenmusters (140) angrenzend an die Grabenisolierbereiche (120); Selektives Rückätzen eines Abschnittes der Grabenisolierbereiche (120) derart, dass darin Gräben (300) definiert werden, unter Verwendung des Auswahl-Gate-Elektrodenmusters (140) als eine Ätzmaske; Beschichten von Seitenwänden des Auswahl-Gate-Elektrodenmusters (140) und der Gräben (300) mit einer dielektrischen Zwischengate-Schicht (150); Abscheiden einer elektrisch leitfähigen Schicht (160) auf der dielektrischen Zwischengate-Schicht (150); selektives Ätzen der elektrisch leitfähigen Schicht (160) und der dielektrischen Zwischengate-Schicht (150) derart, dass die Seitenwände des Auswahl-Gate-Elektrodenmusters (140) freigelegt werden und ein Elektrodenschichtabschnitt (165) definiert wird, der die Gräben (300) füllt; und Bilden einer Reihen-Auswahlleitung (170), die mit oberen Oberflächen und den Seitenwänden des Auswahl-Gate-Elektrodenmusters (140) sowie mit dem Elektrodenschichtabschnitt (165) in elektrischem Kontakt steht.
申请公布号 DE102006049613(B4) 申请公布日期 2014.06.12
申请号 DE20061049613 申请日期 2006.10.20
申请人 SAMSUNG ELECTRONICS CO., LTD. 发明人 KIM, JONG-WON;PARK, JONG-HO;KIM, YONG-SEOK
分类号 H01L21/8247;H01L27/115 主分类号 H01L21/8247
代理机构 代理人
主权项
地址