发明名称 Bitbreitenverringerung in für digitale PLLs verwendeten Schleifenfiltern
摘要 <p>Die offenbarte Erfindung bezieht sich auf einen digitalen Phasenregelkreis, der ein schaltbares digitales Schleifenfilter besitzt, das konfiguriert ist, selektiv auf unterschiedlichen Auflösungsniveaus zu arbeiten. Der digitale Phasenregelkreis besitzt einen Phasen-Frequenz-Detektor, der einen Phasenunterschied zwischen einem Bezugssignal und einem Rückkopplungssignal bestimmt und den Phasenunterschied in ein digitales Wort umsetzt. Ein digitales Schleifenfilter filtert das digitale Wort, um ein Steuerwort zu erzeugen. Ein Bitschiebenetz modifiziert das digitale Wort auf eine Weise, die die Auflösung des digitalen Schleifenfilters zwischen zwei oder mehr unterschiedlichen Auflösungszuständen umschaltet, die eine Bitfolge umfassen, die sich an unterschiedlichen Positionen des digitalen Worts befindet. Die zwei oder mehr unterschiedlichen Auflösungszustände erlauben dem digitalen Schleifenfilter, eine niedrige Auflösung (hohe Amplitude) für einen Einschwingzustand des Betriebs und eine hohe Auflösung (niedrige Amplitude) für einen verriegelten Zustand des Betriebs bereitzustellen.</p>
申请公布号 DE102013111971(A1) 申请公布日期 2014.06.12
申请号 DE201310111971 申请日期 2013.10.30
申请人 INTEL MOBILE COMMUNICATIONS GMBH 发明人 WICPALEK, CHRISTIAN;MAYER, THOMAS
分类号 H03L7/107 主分类号 H03L7/107
代理机构 代理人
主权项
地址