一种嵌入式脉冲时序电路系统

摘要

本发明提供一种嵌入式脉冲时序电路系统，包括一由主储存器及从属储存器构成的主从循序储存器、一与主、从属储存器电连接路径上一节点电连接的转态检测器，以及一电连接转态检测器的警告信号产生器；其中，转态检测器将主储存器的输出延迟缓冲以形成一警告区域，并根据数据输入的转态以产生一对应脉冲宽度输出，使得当数据输入抵达警告区域时，警告信号产生器可经由脉冲宽度和时钟脉冲输入的逻辑动作产生一警告信号。因此，本发明可以预测静态制造工艺变异以及动态环境变异所造成的时序错误。

主权项

一种嵌入式脉冲时序电路系统，其特征在于，所述嵌入式脉冲时序电路系统能预测因制造工艺与环境变异所造成的时序错误，所述嵌入式脉冲时序电路系统包括：一主从循序储存器，包含有分别接收时钟脉冲输入的一主储存器及一从属储存器，所述主储存器具有一数据输入，所述从属储存器具有一数据输出，且所述主储存器与所述从属储存器的电连接上具有一节点；一转态检测器，是电连接所述节点，接收所述主储存器的输出，通过延迟缓冲以形成一警告区域，并根据所述数据输入的转态产生一对应脉冲宽度输出；以及一警告信号产生器，是电连接所述转态检测器，于所述数据输入抵达所述警告区域时，所述警告信号产生器经由所述脉冲宽度和所述时钟脉冲输入的逻辑动作产生一警告信号。