发明名称 |
能在使用压缩的高速缓存行信息价值的计算系统中使用的处理器和存储器控制器 |
摘要 |
描述了包括压缩映象高速缓存的一种存储器控制器。压缩映象高速缓存用于存储标识已与另一高速缓存行信息价值一起被压缩的高速缓存行信息价值的信息。还描述了集成于同一半导体管芯上的处理器和存储器控制器。该存储器控制器包括压缩映象高速缓存。所述压缩映象高速缓存用于存储标识已与另一高速缓存行信息价值一起被压缩的高速缓存行信息价值的信息。 |
申请公布号 |
CN101419574B |
申请公布日期 |
2014.06.11 |
申请号 |
CN200810009794.2 |
申请日期 |
2004.12.22 |
申请人 |
英特尔公司 |
发明人 |
C·J·纽波恩;R·胡佳哈利;H·H·胡姆;A-R·艾德尔-塔巴塔拜;A·M·古鲁姆 |
分类号 |
G06F12/08(2006.01)I |
主分类号 |
G06F12/08(2006.01)I |
代理机构 |
上海专利商标事务所有限公司 31100 |
代理人 |
蔡悦 |
主权项 |
一种半导体芯片,其特征在于,包括:存储器控制器,其具有:总线或点对点链接接口,用于接收对存储器读取和存储器写入的请求并提供对请求的响应;请求和响应队列,用于在输入方向上将请求进行排队并在输出方向上将对请求的响应排队;调度器,用于调度存储器请求;压缩映象高速缓存,用于存储指示信息,所述指示信息指示存储在存储器中的一条高速缓存线的信息包含压缩形式的第一高速缓存线以及与所述第一高速缓存线压缩在一起的第二高速缓存线;存储器请求队列,用于将调度器调度的请求排队;以及存储器接口,用于从与存储器控制器耦合的特定类型的存储器中读取信息以及将信息写入其中,所述存储器接口耦合至所述压缩映象高速缓存。 |
地址 |
美国加利福尼亚州 |