非易失性半导体存储装置

摘要

本发明公开了一种非易失性半导体存储装置，与传统装置相比，能够更加灵活地设定向选中的存储单元晶体管中累积电荷时的电压。在非易失性半导体存储装置（1）中，向选中的存储单元晶体管（115）中累积电荷时，由P型MOS晶体管（9b）施加高电压作为写入阻止电压、由N型MOS晶体管（15a）施加低电压作为写入电压，对选中的存储单元晶体管（115）或非选中的存储单元晶体管（116）施加电压的任务，是由P型MOS晶体管（9b）和N型MOS晶体管（15a）分担的，由此，能够分别调整P型MOS晶体管（9b）和N型MOS晶体管（15a）各自的栅极电压和源极电压，能够最终设定栅极基板间电压为例如4[V]等。

主权项

一种非易失性半导体存储装置，包括：施加有电荷累积电压或电荷累积阻止电压的多个存储单元列配线；多个具有N沟槽型结构的存储单元晶体管，其配置在关于多个存储单元列配线和多个字线的矩阵的行和列内，所述非易失性半导体存储装置基于所述电荷累积电压和施加至所述字线的电压之间的电压差，向多个存储单元晶体管中的选中的存储单元晶体管累积电荷，所述非易失性半导体存储装置包括：多个由P型MOS晶体管形成的第一半导体开关，所述第一半导体开关被提供给各自的存储单元列配线；和多个由N型MOS晶体管形成的第二半导体开关，所述第二半导体开关被提供给各自的存储单元列配线，其中，除所述选中的存储单元晶体管以外，在非选中的存储单元列配线上仅配置有非选中的存储单元晶体管，所述第一半导体开关通过第一栅极电压配置为导通状态，并向所述非选中的存储单元晶体管施加所述电荷累积阻止电压，然而，在配置有所述选中的存储单元晶体管的选中的存储单元列配线上，所述第二半导体开关通过第二栅极电压配置为导通状态，并向所述选中的存储单元晶体管施加所述电荷累积电压。