发明名称 |
制作半导体器件的方法、设备、程序及产生掩模数据的程序 |
摘要 |
本发明提供了制作半导体器件的方法、设备、程序及产生掩模数据的程序。用于制作半导体器件的方法包括以下步骤:读取要制作的电路的物理布局数据,并且执行计算,以将物理布局数据中的图案宽度调整预定的量;读取物理布局,并且通过使用所关注的范围以及所关注的范围附近的范围的图案密度、图案宽度以及周边长度中的至少一者进行定量计算,来对被预测当在图案上的被平坦化膜上执行平坦化处理时将会残留作为预定量以上的阶梯差的图案进行分析;以及读取被预测残留作为阶梯差的图案的数据,并且对其中不会残留预定量以上的阶梯差的布局进行修正。 |
申请公布号 |
CN101894175B |
申请公布日期 |
2014.06.11 |
申请号 |
CN201010178622.5 |
申请日期 |
2010.05.13 |
申请人 |
索尼公司 |
发明人 |
出羽恭子;涩木俊一;坂入卓 |
分类号 |
G06F17/50(2006.01)I |
主分类号 |
G06F17/50(2006.01)I |
代理机构 |
北京东方亿思知识产权代理有限责任公司 11258 |
代理人 |
宋鹤;南霆 |
主权项 |
一种用于制作半导体器件的方法,包括以下步骤:将要制作的电路的物理布局数据读取到计算单元中,并且执行计算,以将所述物理布局数据中的图案宽度调整预定的量;将调整了所述图案宽度之后的、从所述计算单元输出的物理布局读取到分析单元中,并且对于所关注的所述物理布局的范围,通过使用所关注的范围以及所关注的范围附近的范围的图案密度、图案宽度以及周边长度中的至少一者来进行定量计算,来对被预测在图案上的被平坦化膜上执行平坦化处理的情况下将会残留作为预定量以上的阶梯差的图案进行分析;以及将从所述分析单元输出的、被预测将会残留作为阶梯差的图案的数据读取到修正单元中,并且对其中不会残留预定量以上的阶梯差的布局进行修正,其中,通过设置虚拟图案和改变布局来执行所述修正,对于其中难以通过设置虚拟图案和改变布局来执行修正的部分,通过优化处理条件来执行所述修正,所述处理条件的优化适合于覆盖率的误差程度,并且其中,在产生掩膜数据之前提取所述预定量以上的阶梯差图案,并且通过执行修正,在产生掩模数据时输出其中阶梯差误差得到抑制的数据。 |
地址 |
日本东京都 |