栅氧化层界面陷阱密度测试结构及测试方法

摘要

本发明公开了一种栅氧化层界面陷阱密度测试结构及测试方法，涉及MOS器件质量、可靠性测试技术领域，所述测试结构包括n型MOSFET及对应的p型栅氧化层电容，或者p型MOSFET及对应的n型栅氧化层电容；所述n型MOSFET与其对应的p型栅氧化层电容，以及p型MOSFET与其对应的n型栅氧化层电容共用栅极。本发明采用同一测试结构便可完成对n和p型MOS器件栅氧化层界面陷阱密度的测试，且缩短了测量时间、提高了测试效率，降低了测试成本。

主权项

一种栅氧化层界面陷阱密度测试结构，其特征在于，包括n型MOSFET及对应的p型栅氧化层电容，或者p型MOSFET及对应的n型栅氧化层电容；所述n型MOSFET与其对应的p型栅氧化层电容，以及p型MOSFET与其对应的n型栅氧化层电容共用栅极；所述测试结构的一侧为n型MOSFET，其n+掺杂构成所述测试结构的源极，其p+掺杂以及p阱区构成所述测试结构的衬底，其栅极构成所述测试结构栅极的一部分；所述测试结构的另一侧为p型栅氧化层电容，其n阱区构成所述p型栅氧化层电容的衬底，其在n阱区的n+掺杂构成所述测试结构的漏极，其栅极构成所述测试结构栅极的另一部分；或，所述测试结构的一侧为p型MOSFET，其p+掺杂构成所述测试结构的源极，其n+掺杂以及n阱区构成所述测试结构的衬底，其栅极构成所述测试结构栅极的一部分；所述测试结构的另一侧为n型栅氧化层电容，其p阱区构成所述n型栅氧化层电容的衬底，在p阱区的p+掺杂构成所述测试结构的漏极，其栅极构成所述测试结构栅极的另一部分。