防止存储器芯片内部存储单元上下电被改写电路结构

摘要

本实用新型涉及存储器芯片的安全性设计，具体为一种防止存储器芯片内部存储单元上下电被改写电路结构，其电路结构简单，成本低，不会出现内部存储单元上下电时被改写的问题，其包括复位电路，复位电路连接存储器控制逻辑电路和存储单元，存储单元通过控制线、地址线、数据线连接存储器控制逻辑电路，存储器控制逻辑电路连接芯片接口电路，其特征在于，存储器控制逻辑电路上设置复位地址控制逻辑电路。

主权项

一种防止存储器芯片内部存储单元上下电被改写电路结构，其包括复位电路，所述复位电路连接存储器控制逻辑电路和存储单元，所述存储单元通过控制线、地址线、数据线连接存储器控制逻辑电路，所述存储器控制逻辑电路连接芯片接口电路，其特征在于，所述存储器控制逻辑电路上设置复位地址控制逻辑电路。