| 发明名称 | 双芯片的叠层封装结构 | ||
| 摘要 | 一种双芯片的叠层封装结构，包括大芯片与小芯片，大芯片的反面通过导电胶或者绝缘胶粘贴在陶瓷封装壳的内底上，小芯片的反面通过绝缘胶粘贴在大芯片的正面，小芯片和大芯片的引出端均通过金丝压焊在陶瓷封装壳上，并通过引脚引出，本发明将两个芯片封装于同一结构中，形成功能更强大的芯片，该方案可以有效提高封装体功能，叠层的方式使得面积不变的情况下，元器件组装量提高了2倍，利于产品体积的缩小。<!--1--> | ||
| 申请公布号 | CN103839930A | 申请公布日期 | 2014.06.04 |
| 申请号 | CN201210489185.8 | 申请日期 | 2012.11.26 |
| 申请人 | 西安威正电子科技有限公司 | 发明人 | 李佳 |
| 分类号 | H01L25/00(2006.01)I;H01L23/488(2006.01)I | 主分类号 | H01L25/00(2006.01)I |
| 代理机构 | 西安智大知识产权代理事务所 61215 | 代理人 | 刘国智 |
| 主权项 | 一种双芯片的叠层封装结构，其特征在于，包括大芯片（2）与小芯片（1），大芯片（2）的反面通过导电胶或者绝缘胶粘贴在陶瓷封装壳（3）的内底上，小芯片（1）的反面通过绝缘胶粘贴在大芯片（2）的正面，小芯片（1）和大芯片（2）的引出端均通过金丝（5）压焊在陶瓷封装壳（3）上，并通过引脚（4）引出。<!--1--> | ||
| 地址 | 710077 陕西省西安市高新区锦业路69号C区1号瞪羚谷B栋6层 | ||